CrossLinkは、4レーン最大6GbpsのMIPI D-PHYトランシーバ2系統と、15ペアのソースシンクロナスIOを搭載したMIPIインタフェース用のBridge ICです。画像技研では、CrossLinkを使用したBridge FPGAの設計を行っています。


  • MIPI to LVDS変換

     MIPIのセンサをFPGAやASICに入力するために、LVDSに変換します。

    MIPI to LVDS変換
  • subLVDS to MIPI変換

     subLVDSのセンサをMIPI入力のASSPに入力するために、インタフェース変換を行います。

    subLVDS to MIPI変換
  • DSI Splitter

     1系統のMIPI DSI入力を2系統に分配します。3D表示で使用します。

    DSI Splitter

このほか、様々なインタフェース変換に対応しています。

開発事例2: 高速リアルタイム画像処理装置

高速リアルタイム画像処理装置
  • 株式会社ナックイメージテクノロジー様向けの開発品です。
  • 画像処理により、リアルタイムに被験者が何に注目しているのかを計測し、結果を表示します。
  • AMD社FPGA AMD Virtex 6上に、ハードウェアで2値化・フィルタ・ラベリング・重心演算機能を搭載しており、リアルタイムで計測を実行します。
  • VGAサイズのカメラ2台に対し、240fpsで計測を行うことができます。
  • ルネサス社SH4 CPUを搭載し、OSにITRON (TOPPERS/ASP ver1.7.0)を使用しています。
  • Ethernetインタフェース経由で計測結果を送信できます。また、計測結果をアナログ信号としてリアルタイムに出力できます。
  • FPGAの画像処理の内容を変更することにより、さまざまな用途に使用することができます。

開発事例3: AMD Zynq 7000 All Programmable SoC画像処理システム

Zynq Image Processing System Block Diagram
  • AMD社のAMD Zynq® 7000 All Programmable SoCベースの画像処理システムです。
  • Zynqは、Dual CoreのARM (Cortex-A9)と7シリーズFPGAを統合した、新しいアーキテクチャのデバイスです。
  • 2台のカメラを接続できます。
  • Gigabit Ethernet、USBインタフェースを搭載しています。
  • 入力画像、処理結果画像をDVIに出力します。
  • 小型、低消費電力です。
  • FPGAによる前処理と、CPUによる後処理を組み合わせることにより、高速かつ高機能な画像処理を実現しています。

開発事例4: 低遅延ステレオ映像合成装置

低遅延ステレオ映像合成装置
  • 用途: ロボットビジョン、透過型HMD (ヘッドマウントディスプレイ)
  • 構成: ZedBoard (AVNET製Zynqボード) + D-PHYボード(当社製) + CMOSセンサモジュール(e-con Systems製) 2個
  • イメージセンサ: OmniVision OV5680 (MIPI CSI-2 2lane, 5MPixel 30fps, Full HD 60fps)
  • 出力フォーマット: DVI 1280x720 60fps YCbCr422 8bit
  • カメラ2台を使用し、両眼立体視を行うためにカメラを同期させ、Side-by-Sideにて出力します。リアルタイムにほぼ遅延のない表示を実現できます。
  • デモザイクなどのイメージセンサ画像処理をZynqのFPGAで実行しています。
  • 上記の構成を1セットとし、複数セットをケーブルで接続して出力を同期させることが可能です。
  • 大阪大学 前田研究室様で採用されました。

開発事例5: Dualイメージセンサ搭載小型カメラヘッドボード

Dualイメージセンサ搭載小型カメラヘッドボード
  • 本ボードは、イメージセンサを2個、LVDS Txを2個搭載しながらも、外形寸法10mm×38mmという小型化を実現しています。
  • 基板はFPCを使用しています。
  • LVDS Txを搭載していますので、CCU (Camera Control Unit)まで550mm以上の距離をおくことが可能です。
  • ヘッドボード-CCU間は、多芯対応と伝送性能の確保を両立させるために、極細同軸ケーブル(#40)を使用しています。
  • 本ボードは、当社のキャプチャボード(ITL-MU3)に接続し、PC上で評価を行っています。なお、ITL-MU3のDVI出力から3Dモニタに接続し、3Dでの画像を確認することも可能です。

開発事例6: 3D画像処理ボード

3D画像処理ボード
  • 本ボードは複数の画像を合成して、3Dモニタや外部の記録装置に出力する機能を持ちます。
  • 入出力は放送システムに使用される、シリアルデジタルインタフェース3G-SDIに対応しています。
  • 3G-SDIは、3Dフォーマット(3G Level B)および2Dプログレッシブフォーマット(3G Level A)に対応しています。
  • IP変換、OSD、スケーラ、ミキシング等の機能を搭載しています。
  • 50i/59.94i/50p/59.94pの入力に対応しており、自動追尾します。
  • 3D画像の輻輳調整機能を持ちます。
  • AMD社FPGA AMD Virtex 6を搭載しています。

開発事例7: Android端末無線データ収集システム

Android端末無線データ収集システム
  • 制御装置側でアナログデータをAD変換し、無線でタブレットなどのAndroid端末に送信します。
  • Android端末でデータを加工し、表示します。
  • ケーブル接続が不要です。
  • 装置の動作状況・信号波形の確認、パラメータ設定などを手軽に行うことができます。
  • 現場作業とリモートメンテナンスを同じユーザインタフェースで使用できます。

詳細はこちらpdf

開発事例8: FPGAリアルタイム超解像処理システム(F-RUIS)

  • 画像取り込み・画像処理にはPXIOを使用しフォトンカウンティング式の画像測定・演算をリアルタイムで実現。
  • 2048×2048pixel / 30fpsのカメラ入力に対して、①前処理、②2値化・ラベリング、③画像切り出し、④重心演算を行います。
  • 処理結果は、4×4倍の超解像処理を施し、8192×8192の積算画像としてリアルタイムに出力されます。

画像処理フロー

画像処理フロー

 2値化により、輝度レベルの低い点を除去します。サイズが小さいかまたは大きすぎるブロックは、切り出さずに破棄します。切り出し画像により、最適な重心演算アルゴリズムを動的に選択します。

理化学研究所様「超高分解能光電子イメージング装置」に採用されています。

詳細はこちらpdf

開発事例9: 撮像デバイス評価システム

撮像デバイス評価システム
  • 最大128×96のサイズのフォトダイオードアレイからなる撮像素子を駆動して、出力された画素データをデジタル化するドライバボード(ITL-CIEVAS-D)と最大3枚(RGB3色)のドライバボードを駆動して、カラー撮像素子から出力されたデータのAD変換結果を受け取り、PC及びアナログディスプレイに出力するマザーボード(ITL-CIEVAS-M)で構成されます。
  • AMD社FPGA AMD Virtex 5搭載。
  • ITL-CIEVAS-Mには、標準画出しソフトウェア(CIEVAS Viewer)が付属されます。画出しソフトウェアには欠陥画素補正、ホワイトバランス調整、画素位置補正等の機能を持ちます。

開発事例10: 高速CMOSセンサ評価システム

高速CMOSセンサ評価システム
  • 株式会社ブルックマン テクノロジ様の超高速度イメージセンサ用評価システムです。
  • 4Gbytesのフレームメモリを搭載し1秒間に約2,000枚の画像データを蓄積します。
  • AMD社FPGA AMD Virtex 5を搭載し、センサ駆動、データ受信・蓄積、センサ画像処理(ノイズリダクション)機能を有しています。